PAT-NO:

JP356050537A

DOCUMENT-IDENTIFIER: JP 56050537 A

TITLE:

FORMATION OF MULTILAYERED WIRING FOR

SEMICONDUCTOR

DEVICE

PUBN-DATE:

May 7, 1981

INVENTOR-INFORMATION:

NAME

HIROSE, YOSHIHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP54127538

APPL-DATE:

October 1, 1979

INT-CL (IPC): H01L021/90

US-CL-CURRENT: 257/E21.575, 438/FOR.353 , 438/FOR.354

ABSTRACT:

PURPOSE: To prevent the corrosion of the lower wiring layer in the case multilayered wirings of two or more layers are formed, by depositing a metal

film which can withstand etching liquid for an interlayer insulating film on

the boundary surface between the lower wiring film and the interlayer

insulating film.

CONSTITUTION: An oxide insulating film 3 having a hole on an impurity region 2 is formed on a silicon substrate 1. Then, an aluminum

film is deposited, and the first lower wiring film 4 is formed. On said film 4, is deposited a metal 5 such as chromium, molybdenum, tungsten, titanium, and the like which can withstand the etching liquid for the interlayer insulating film 6. Then, an SiO<SB>2</SB> film which is to become the interlayer insulating film 6 by a reactive sputtering method or a CVD method, and an opening 7 for a through hole is provided at a desired region by a normal method. Finally, an aluminum film 8 which is to become the second wiring metal film is deposited. In this constitution, the lower wiring film 4 is not corroded by fluoric acid which is the etching liquid for the SiO<SB>2</SB> film.

COPYRIGHT: (C) 1981, JPO&Japio

11

(9) 日本国特許庁 (JP)

10特許出願公開

⑫ 公開特許公報 (A) 昭56-50537

60Int. Cl.3 H 01 L 21/90 識別記号

广内整理番号 7210-5F

63公開 昭和56年(1981)5月7日

発明の数 1 審査請求 未請求

(全 3 頁)

分半導体装置の多層配線の形成方法

願 昭54-127538 创特

昭54(1979)10月1日 22出

広瀬芳彦 70発 明 者

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

①出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

1. 祭明の名称

半導体装置の多層配線の形成方法

終許療文の範囲

(1) 半導体基板上に形成された第1の配線金属 態。および最間絶縁膜を挟んでごれと対向すると ともに上記層関連機関に設けられたスルーホール **を介して上記第1の配蔵金銭膜と電気的に導造す** る第2の記載金銭機を有する多層記載を形成する に当つて、上記第1の配象金銭装を形成後、その 上に上記層衛絶縁膜のエフチング液に耐える筋食 ◆風雕を形成し、更にその上に上記層間絶縁策を 形成し、上記数食金異膜上の上記層間絶縁膜の所 要銀所にエッチングによつて上記スルーホール用 の開孔を設け、しかる後に上記層間絶縁護上に上 配開孔を通じて上記第1の記載金属族と電気的に 導通する上記第2の記憶金顕微を形成する工程を 備えたととを特徴とする半導体装置の多層配線の

(ii)

発明の詳細な説明

との発明は半導体装置の2層以上の多層配線の 形成方法の改良に関するものである。

谷来、半導体装置の電板配線膜材としては、ア ルミニウムが一般的に使用されている。そして、 半導体装置の小形化、機能の向上の要求につれて、 その回路集積度が高くなり、その集積度を高める 方法としてはパターンの数細化は勿論、これに加 えて電極配線の多層構造化が採用されている。と の電極配線の多層構造を1層の場合について説明 ナると、アルミニクム (A4)膜を第1番かよび第2 最の電極記載膜に用い、その層間絶縁膜として、 低温化学成長法、スパッタリングなどによるシリ コン酸化 (SiOz)膜を用いているが、との場合層 商色最終としての SiO₂ 族を選択的にエフチング してスルーホール用の開孔を施し、第1層の Ad 腺を輸出させる工程(以下、との工程を「スルー ホールエフテング工程」と称する。)において、 SiOg腹に対するフツ酸系のエッチング液が直接 第1層のAと供に触れるようになるので、とのAと 農までもエッチングされてしまつたり、 AL膜の

(2)

-155-

持尉昭56- 50537(2)

表面にエッチング液との反応生成物や酸化膜が形成され、その上に第2層のAL膜を形成しても、第1層のAL膜との低低抗接触が得られず、接続不良となり、半導体装置の製造炉留りの低下、製品の個額性の低下の大きな原因となつていた。

この発明は以上のような点に優みてなされたもので、2周以上の多層記載の形成に当つて、下層配載度の局間色級膜との界面に層間色級膜のエッサング液に耐える金属膜を被着させてかくことによって、層間色量膜のスルーホールエッチング工程にかいて下層配載膜の表面の侵食されるのを払い、その上に形成する上層配線膜との間の低低力は接触の確保できる多層配線の形成方法を提供することを目的としている。

第1因A~Dはこの発明の一実施例を説明する ための各工程段階における新面図で、先ず、シリ コン(Si)基板(I)の一部に関知の方法によつて形 成された、ホタ素、リン、ヒ素などの不鈍物の拡 飲価域(I)の上に関孔を有するSiOz 膜(I)をSi基板

(3)

含めて第1層のAL版(4)を1月四程度に被着させ、 更に、その表面上に同様の方法によつてニクロム 族(6)を、例えば500人程度に被着させたのち、AL 族(4)をよびニクロム族(5)を問知の写真製版技術に よつて、所望の領域のみを表し不要の部分を除去 する(第1因 B)。との不要部分の除去には、エ ッチング板としては、ニクロム族には硝酸第二セ リウム・アンモニウム板を、AL版にはリン酸系 エッチング板を用いるのがよい。

上に上記囲孔に営出しているSI基板(I)の表面上を

次に、第1因 B に示したように S i O 2 腰(3)、A L 膜(4) かよび ニクロム膜(5) を形成した S i 基板(1) 上に任品で、例えば反応性スパッキリング法や、被任化学成長(C V D) 法によって層間 S i O 2 膜(6) を形成し、例知の写真製版技術によって、所領の領域にスルーホール用の関孔(1)を設ける(第1因 C)。このスルーホールエフチングにはフッ酸のエフチング液が用いられるが、開孔(1) の在画に 営出するのはニクロム膜(5) であり、これはフッ酸系エフチング液に対して耐性を有するので第1局

のA4機似は酸化されることがない。

つゞいて、上配層局 SiOz 膜(7)の上に、開孔(7) の内面上を含めて第2腑の A4 膜(8)をスパックリン グなどの周知の方法で、たとえば 1 #m の厚さ化 形成し、写真製版技術で所望の配線パターンとす る(第1因D)。この場合注意を要するのは、第 1図Cの工程において、第1番のAL膜(4)を保護 するために設けたニクロム機制の表面がスルーホ ールエフチングの際にフツ酸系エツチング放に接 して若干でも交費すると、第1番かよび第2番の Aと腹(4) および(8) の間の接触不良の原因となりか ねないので、第2番のA4膜(8)を形成する前に、 スパツタエフチングなどによつてニクロム膜(8) の 表面を若干除去することである。との実施例のよ りにニクロム膜を用いた場合、スパツタエツチン グの条件はアルゴンの雰囲気、圧力15mTorr、 Q5kVの下で、 5分間のエツチングを行えばよい。

なか、ニクロム酸(6)はフツ酸系エッチング酸化 対して第1層の A & 膜(4)を保護できる程度の厚さ 水、ればよく、厚すぎると比抵抗が大きいので、

(6)

その抵抗成分のため接触抵抗の増大を招くかそれがあり、ニクロムの場合は 2000人以下の厚さが 最当である。また、ニクロムの代りにクロム、モリブデン、タングステン、テタン・モリブデン、 チタン・タングステンなど最同絶機関のエッチング液に耐える金銭ならば何を用いてもよい。

更に、上記実施例では配線機にAA機、層間色線 機にSiO。機を用いた主層配線構造について述べ たが、配線機をよび層間絶線機の材料はこれに限 るものでなく、また一般に多層配線構造にもとの 発明は適用できる。

以上群送したように、この発明では層価・総線度を挟んで設けられ、その層間・機関に形形成されたスルーホールを介して互いに導通した下層の第1の配線金属膜と上顎の第2の配線金属膜を形成するに関節で、第1の配線膜の工力の配線を形成した後に、その最適に上配層で成したと、での最適を形成したと、この最適を根膜にスルーホールに、日の関孔をエッチングによつて設け、しかる後に、



(6)

-156-

特開昭56- 50537(3)

との場間絶蒙膜上に第2の配線金属膜を形成して上配側孔を通じて第1の配 金属膜との電気的母 通を保持させるようにしたので、上配層間地線 の側孔形成の形に、そのエッチング液によつで下 層の第1の配線金属膜が侵食されることなく、ス ルーホールによる導通は確実となり、半導体装置 の製造歩留りかよび製品の個領性の向上に寄与する。

4. 図面の簡単な説明

第1因A~Dはこの発明の一実施例を説明する ための各工程政階に⇒ける断面因である。

図において、(i) は S i 基板 (半導体 美板)、(4) は第 1 層の A L 仮 (第 1 の配根金属機)、(5) はニクロム機 (防食金属機)、(8) は層間 S i O a 機 (層面色 教験)、(7) は関孔、(8) は第 2 層の A L 製 (第 2 の配 線金属機) である。

なか、図中何一符号は同一または相当部分を示す。

代理人 葛 野 僧 一(外1名)

(7)

